44-51

ПОРОГОВЫЕ ЭЛЕМЕНТЫ И ГИСТЕРЕЗИСНЫЕ ТРИГГЕРЫ АСИНХРОННЫХ СХЕМ

С. Ф. Тюрин^{1, 2
1}Пермский национальный исследовательский политехнический университет,
Российская Федерация, 614013, Пермь, ул. Профессора Поздеева, 7
²Пермский государственный национальный исследовательский университет,
Российская Федерация, 614990, Пермь, ул. Букирева, 15
E-mail: tyurinsergfeo@yandex.ru

АННОТАЦИЯ

В статье рассмотрены пороговые элементы  THmn, характеризуемые количеством входов n и порогом срабатывания m (1 ≤ m ≤ n).  Исследованы функции переходов и КМОП-схемы пороговых элементов с n=2,3,4, используемых как гистерезисные триггеры для асинхронных схем. Предложен гистерезисный триггер, имеющий порог как по срабатыванию, так и по сбросу, для обеспечения работы отказоустойчивых асинхронных схем.

КЛЮЧЕВЫЕ СЛОВА

пороговый элемент; гистерезисный триггер; асинхронная схема; функция перехода.

ПОЛНЫЙ ТЕКСТ (pdf)

СПИСОК ЛИТЕРАТУРЫ

1.        McCulloch Warren; Walter Pitts. A Logical Calculus of Ideas Immanent in Nervous Activity // Bulletin of Mathematical Biophysics. 1943. Vol. 5, Iss. 4. Pp 115–133. doi:10.1007/BF02478259 [Электронный ресурс]. URL: https://link.springer.com/ar­ticle/10.1007%2FBF02478259 (дата обращения:
08. 02.2018).

2.        Мараховский В.Б. КМОП-реализация обучаемого порогового логического элемента. Часть 1: Проектирование и схема обучения. [Электронный ресурс]. URL: file:///C:/Users/%D0%­9F%D0%­BE%D0%BB%D1%8C%D0%B7%D0%BE%D0%B2%D0%B0%D1%82%D0%B5%D0%BB%D1%8C/Downloads/kmop-reali­zatsiya-obuchaemogo-porogovogo-logicheskogo-elementa-chast-1-proekti­rovanie-i-shema-obucheniya.pdf (дата обращения: 07.02.2018).

3.        Makagonov N.G., Posyagin A.I., Yuzhakov A.A. The Structure and Operating Algorithm of a Commutator in the Neural Network of a Self-routing Analog-to-Digital Converter // Russian Electrical Engineering. 2015. Vol. 86. No 11. С. 670-674.

4.    Katsko E.V., Posyagin A.I., Yuzhakov A.A. An Autocontrol System Based on Neurons in a Self-Routing Analogue Converter // Russian Electrical Engineering. 2014. Vol. 85. No 11. С. 703-707.

5.    Muller D. E., Bartky W. S. A theory of asynchronous circuits // Proc. Int Symp. On the Theory of Switching, Part 1. Harvard University Press, 1959. P. 204–243.

6.    Апериодические автоматы: Под редакцией Варшавского В.И. М.: Наука, 1976. 304 с.

7.    Варшавский В.И. , Мараховский В. Б., Розенблюм Л. Я. Апериодическая схемотехника // Искусственный интеллект, т.3: Программные и аппаратные средства; Под ред. В. Н. Захарова и В. Ф. Хорошевского. М.: Радио и связь, 1990. 304 с.

8.    Yakovlev A. Energy-modulated computing //Design, Automation & Test in Europe Conference & Exhibition (DATE), 2011. IEEE, 2011. С. 1-6.

9.    Библиотека элементов для проектирования самосинхронных полузаказных микросхем серий 5503/5507 и 5508/5509 / Ю.А. Степченков, А.Н. Денисов, Ю.Г. Дьяченко и др. М.: ИПИ РАН, 2008. 296 с.

10. Hauck S., Borriello G., Burns S., & Ebeling C.. MONTAGE: An FPGA for synchronous and asynchronous circuits // Field-Programmable Gate Arrays: Architecture and Tools for Rapid Prototyping, 1993. Pp. 44-51.

11.      Scott C. Smith. Design of an FPGA Logic Element for Implementing Asynchronous NULL Convention Logic Circuits. [Электронный ресурс]. – URL:   https://pdfs.semanticscholar.org/68cf/631cc­58c74fa64eda5ae731222a1abfa98bd.pdf (дата обращения: 09.02.2018).

12.      Steve Golson. Synchronization and Metastability. [Электронный ресурс]. URL: http://trilobyte.com/pdf/golson_snug14.pdf (дата обращения: 02.12.2017).

13.      Ran Ginosar. Metastability and Synchronizers: A Tutorial [Электронный ресурс]. URL: http://webee.technion.ac.il/~ran/papers/Metastability-and-Synchronizers. IEEEDToct2011.pdf / (дата обращения: 02.12.2017).

14.      Balanced Capacitive Threshold-Logic Gate. [Электронный ресурс]. URL: http://www.bibli­oteca.uma.es/bbldoc/articulos/16511839.pdf (дата обращения: 08.02.2018).

15.      Farhad A. Parsan and Scott C. Smith. CMOS Implementation of Static Threshold Gates with Hysteresis: A New Approach. [Электронный ресурс]. URL: https://www.ndsu.edu/pubweb/~scotsmit/ga­tes_VLSI_SoC_12.pdf (дата обращения: 08. 02.2018).

16.      Carl Carmichael. Triple Module Redundancy Design Techniques for Virtex FPGAs [Электронный ресурс]. URL: https://www.xi­linx.com/support/documentation/application_notes/xapp197.pdf (дата обращения: 07.12.2017).

Для цитирования: Тюрин С. Ф. Пороговые элементы и гистерезисные триггеры асинхронных схем // Вестник Поволжского государственного технологического университета. Сер.: Радиотехнические и инфокоммуникационные системы. 2018. № 1 (37). С. 44-51. DOI: 10.15350/2306-2819.2018.1.44