УДК 681.32
DOI: 10.15350/2306-2819.2016.2.75

ТРАНЗИСТОРНОЕ РЕЗЕРВИРОВАНИЕ В ЛОГИЧЕСКОМ
ЭЛЕМЕНТЕ FPGA DC LUT

С. Ф. Тюрин¹, В. Г. Зарубский²
¹Пермский национальный исследовательский политехнический университет,
Российская Федерация, 614990, Пермь, Комсомольский проспект, 29
E-mail: tyurinsergfeo@yandex.ru
²Пермский институт Федеральной службы исполнения наказаний Российской Федерации,
Российская Федерация, 614012, Пермь, ул. Карпинского, 125
E-mail: volen3030@rambler.ru

АННОТАЦИЯ

Существующие логические элементы программируемых логических интегральных схем – ПЛИС типа FPGA (field-programmable gate array), часто именуются LUT (Look Up Table), что символизирует факт универсальности – в него записывается таблица истинности требуемой логической функции. Такие LUT представляют собой мультиплексор с настройкой данных и реализуют одну логическую функцию в совершенной дизъюнктивной нормальной форме – СДНФ. Предложены и запатентованы DC LUT, которые могут реализовывать несколько логических функций в СДНФ на основе дешифрации входного набора с дополнительными блоками настройки дизъюнкций членов СДНФ в разных функциях. В статье уточняется структура DC LUT, получаются оценки сложности, вероятности безотказной работы по сравнению с LUT, оценивается сложность масштабирования с целью увеличения разрядности реализуемых логических функций. Предлагается и оценивается отказоустойчивый DC LUT на основе резервирования транзисторов в дереве транзисторов, в блоках настройки дизъюнкций и в инверторах. Делается вывод о предпочтительности по сложности и вероятности безотказной работы DC LUT по сравнению с LUT.

КЛЮЧЕВЫЕ СЛОВА

логический элемент; программируемая логическая интегральная схема типа FPGA; LUT; транзистор; функционально полный толерантный логический элемент; избыточность; вероятность безотказной работы

ПОЛНЫЙ ТЕКСТ (PDF)

СПИСОК ЛИТЕРАТУРЫ

1.       Корчинский А.П., Бурцева Н.В. Применение программируемых логических интегральных схем в электронной аппаратуре [Электронный ресурс]. URL: http://www.lib.nau.edu.ua/Journals/ESU/2009_4/R_1_5-13.pdf (дата обращения: 07.04.2016).
2.       Опанасенко В.Н. Высокопроизводительные реконфигурируемые компьютеры на базе FPGA [Электронный ресурс]. URL: http://masters.donntu.org/2010/fknt/vaskovtsov/library/114-118.pdf (дата обращения: 07.04.2016)
3.       Основы разработки с применением ПЛИС. Part 1 [Электронный ресурс]. URL: http://gnuradio.ru/2015/11/13/fpga-part1/ (дата обращения: 07.04.2016).
4.       Греков А.В., Успаленко В.Б. Перспективные программируемые логические интегральные схемы FPGA фирмы Altera // В мире научных открытий. 2014. № 6.1. С. 518-534.
5.       Цыбин С. Программируемая коммутация ПЛИС: взгляд изнутри [Электронный ресурс]. URL: http://www.kit-e.ru/articles/plis/2010_11_56.php (дата обращения: 16.12.2014).
6.       Золотуха Р., Комолов Д. Stratix III – новое семейство FPGA фирмы Altera [Электронный ресурс]. URL: http://kit-e.ru/assets/files/pdf/2006_12_30.pdf (дата обращения: 28.11.2015).
7.       Использование ресурсов ПЛИС Stratix III фирмы Altera при проектировании микропроцессорных ядер [Электронный ресурс]. URL: file:///C:/Users/%D0%A2%D1%8E%D1%80%D0%B8%D0%BD/Desktop/%D0%A6%D1%8B%D0%B1%D0%B8%D0%BD%2010%20%D0%B3%D0%BE%D0%B4.pdf (дата обращения: 27.11.2015).
8.       Дж. Д. Ульман. Вычислительные аспекты СБИС / Пер. с англ.: А.В. Неймана. Под ред. П.П. Пархоменко. М.: Радио и связь, 1990. 480 с.
9.       Пат. 2573732 Российская Федерация, МПК G06F 7/57 (2006.01) H03K 19/173 (2006.01). Программируемое логическое устройство / С.Ф.Тюрин, Р.В. Вихорев; заявка 25.02.2014, опубл. 27.01.2016. Бюл. № 3.
10.    Тюрин С.Ф., Громов О.А., Греков А.В. Функционально-полный толерантный элемент ФПТ+ // Научно-технические ведомости
Санкт-Петербургского государственного политехнического университета. 2011. № 1 (115).
С. 24-31.
11.    Пат. 2573226 Российская Федерация, МПК G11C 11/40 (2006.01). Ячейка статической оперативной памяти / С.Ф. Тюрин; патентообладатель): Тюрин Сергей Феофентович; заявка 21.03.2014, опубл. 20.01.2016. Бюл. № 2.
12.    Пат. 2496227 Российская Федерация, МПК H03K 19/094 (2006.01). Функционально-полный толерантный элемент / С.Ф. Тюрин, О.А. Громов, А.В. Греков, А.А. Сулейманов; заявка 19.06.2012, опубл. 20.10.2013. Бюл. № 29.
13.    Пат. 2541854 Российская Федерация, МПК H03K 19/094 (2006.01). Функционально-полный толерантный элемент / Ю.П. Дудкин, С.Ф. Тюрин, А.А. Южаков, О.А. Громов; патентообладатель: ОАО «СТАР»; заявка 16.07.2013, опубл. 20.02.2015. Бюл. № 5.

Для цитирования: Тюрин С. Ф., Зарубский В. Г. Транзисторное резервирование в логическом элементе FPGA DC LUT // Вестник Поволжского государственного технологического университета. Сер.: Радиотехнические и инфокоммуникационные системы. 2016. № 2 (30). С. 75-83. DOI: 10.15350/2306-2819.2016.2.75

ТРАНЗИСТОРНОЕ РЕЗЕРВИРОВАНИЕ В ЛОГИЧЕСКОМ ЭЛЕМЕНТЕ FPGA DC LUT

АННОТАЦИЯ

КЛЮЧЕВЫЕ СЛОВА

ПОЛНЫЙ ТЕКСТ (PDF)

СПИСОК ЛИТЕРАТУРЫ

ТРАНЗИСТОРНОЕ РЕЗЕРВИРОВАНИЕ В ЛОГИЧЕСКОМ
ЭЛЕМЕНТЕ FPGA DC LUT